多速度Serdes IP规划

为客户提供2.5-32Gbps多速度SERDES IP规划。。。该规划滑润地集成了多SERDES通路，，拥有同级产品中较优的机能、面积和功耗。。。可编译的PHY能够支持PCIe Gen 4.0/3.0/2.0/1.0, USB 3.1 / 3.0, XAUI, SATA Gen 3.0/2.0/1.0, CEI-11G-LR, 10GBase-KX4, JESD204B, SGMII/QSGMII, RAPID I/O, HSSTP （Trace Port），，V-By-One, DisplayPort和HMC等主流的接口尺度。。。

YouSerdes 子系统

• 单一SERDES设计，，满足宽泛的尺度，，和谈和速度。。。

• 任何组合都能够，，例如USB-3.1, PCIe Gen-4和SATA Gen-3在一个单一的Combo SERDES。。。

• 内部低抖动锁相环支持各类标定时钟要求-不必要额外的组件。。。

• 矫捷的设计-基于Tile的设计，，使客户能够选择任何数量的Tx和Rx通道。。。

• 一次性致力设计，，集成，，验证和硅验证。。。

• 节俭芯片区域，，由于要求的尺度少的时辰，，不必要反复逻辑。。。

特点

• 金属仓库为1P9M，，及以上

• 1.5字时钟的恒定延长

• 最大 35db 插入损耗支持

• 矫捷的宏配置

• 单个 CMU 支持最大 x8

• 支持所有重要校准和自适应过程的自适应以实现稳重的机能

• 软件节制并覆盖所有支持的自适应过程

• 支持公共参考时钟和无 SSC (SRNS) 的单独参考时钟

• 支持 SSC

• 单独参考时钟模式的最大 +/-300ppm 频率偏移

• 用于 RX 机能和 TX 到 RX 环回机能的片上眼图监督器

• 支持链路 EQ 训练的 DIR 模式 (PIPE)
  

32 Gbps Eye Diagram